2015年新年のご挨拶

皆様、明けましておめでとうございます。本年もどうぞ宜しくお願い致します。

昨年は、多くの技術翻訳をこなしてまいりました。特に外資系半導体メーカー様からのデータシート翻訳(英日)は、お客様に大変ご好評を頂いております。

また、このWEBサイトもリニューアルし、各投稿にコメントを入れることが出来るようになりました。WEBサイトのリニューアルに伴い、お問い合わせ方法が「フォーム型式」となり、今まで以上に迅速に対応できると思います。

なお一層のご愛顧を宜しくお願い致します。

デバッグ・ラボ 代表:國頭 延行

 

翻訳に参加した「OPアンプ大全」、全巻が無償ダウンロード可能に

大変ご無沙汰しています。代表の國頭です。

さて、表題にありますように、國頭が翻訳に参加致しました、CQ出版発行「OPアンプ大全」の全巻が、原書の発行元であるアナログ・デバイセズ様の特設サイトからダウンロードできるようになりました。
日本語版は2003年から2005年にわたって翻訳され5分冊で発行。発売当時の価格は一冊3,150円(税込み)。この本全部を無償でダウンロード可能、というのは何とも太っ腹な話です。
この特設サイトには、
(引用ここから)
また、本資料は電子回路技術を専門とする技術者たちが翻訳を行ったため、電子回路の専門用語および内容が、正確かつ的確に翻訳されています。そういった意味でも、非常に完成度の高い資料といえるでしょう。
(ここまで)
と書かれてあって、翻訳者の一人としては、少々恥ずかしい気も致しますが、日本のエンジニアに分かり易い日本語表現になるように苦労した記憶はあります。
 
この本の翻訳時に苦労した話の1つは、デバッグ・ラボ内のこちらのページにありますので、宜しければご覧下さい。
 
なお、先ほどのアナログ・デバイセズ社の特設サイトにも記載がありますが、全5巻を合本した、「新」OPアンプ大全もCQ出版社から発売の予定です。予約も開始されていますので、こちらも宜しくお願い致します。

ADF2012でご覧に入れた動画

 以下に当日流したビデオ3本を掲載致します。YouTubeにあるデバッグ・ラボ公式チャンネル上がっていますが、ここに埋め込んでおきます。

 また、このリンクから入りますと、以下3つの動画が連続再生れまます。合わせてご利用下さい。
 
 
1.電磁界解析結果の可視化(その1)

2.電磁界解析結果の可視化(その2)

3.電磁界解析結果の可視化(その3)

ADF2012当日の様子

 2012年10月16日(火曜日)、秋葉原コンベンションホールにて開催された、アジレント・テクノロジー様(現:キーサイト・テクノロジー様)主催、「ADF2012」講演者として参加、展示もさせて頂きました。

講演内容は、
 
「どこまで使える?」プリント基板設計でのADS応用
 
です。非常にシンプルな回路(3信号コンバイナ)ではあるのですが、12.5Gbspもの信号が通過するので、詳細な解析が必要でした。分かったことは、
 
  • 1005チップ抵抗を抵抗塗布面を下にして実装・ハンダ付けすると、12.5Gbpsも通過可能な、非常に良いシグナル・インテグリティ特性が得られる。
  • 幅wのマイクロストリップラインの電気力線は、その中心から±1.5wに集中する。私は勝手に「3wの法則」と呼んでいるが、それが電磁界解析で間違いないことが確認できた。逆に言うと、±1.5wより外側にグラウンドや部品取り付け用のパッドやパターンがあっても、マイクロストリップラインを通過する信号のシグナル・インテグリティに、大きな影響を与えることはない。
  • マイクロストリップライン直下のグラウンド面を容易に抜くと、シグナル・インテグリティに対して、大きな影響を与える。

 これら3点は、エンジニアの経験則としてよく知られていますが、これがADSによって理論的に正しく、経験則が「理論」あるいは「ADSで再利用可能なライブラリ」となったことは、大変意義深く思います。

当日のスライドPDFは、アジレント・テクノロジー(現:キーサイト・テクノロジー)様の許可が得られ次第、掲載致します。
 まずは、当日の様子を写真で。さらに当日ご覧頂いた動画をYouTubeにアップしましたので、次ページに埋め込んでおきます。
 ADF_2012_Address-1
(上記写真ご提供:CQ出版社様
 
ADF_2012_Address-2
(上記写真ご提供:アジレント・テクノロジー様
ADF_2012_Address-3(上記写真ご提供:CQ出版社様

ADF2012の詳細情報、アップしました。

2012年10月16日(火曜日)、秋葉原コンベンションホールにて行われました、アジレント・テクノロジー(現:キーサイト・テクノロジー)様主催、「ADF2012」の講演の様子の詳細をアップしました。是非ご覧下さい。

こちらのページからどうぞ。
当日は140様のご来場を頂き、私の講演時には部屋は満杯。立ち見も出るという盛況でした。その様子がご覧頂けます。
 
講演終了後の展示スペースの混雑ぶりです。私がどこにいるのかさえ分かりません(苦笑)
ADF_2012_Exhibition
(写真のご提供:アジレント・テクノロジー(現:キーサイト・テクノロジー)様)

アジレント・テクノロジー様主催、ADF2012無事終了しました。

皆様、代表の國頭です。

お陰様をもちまして、アジレント・テクノロジー様主催の「ADF2012」無事講演を終えることができました。
主催者様によりますと、140名もの来場者があったそうで、確かに会場は満員。立ち見の出る盛況でした。
ブースにも多くの方々にお立ち寄り頂き、十分な接客ができませんでしたこと、お詫び致します。
後日、講演内容のスライド、動画は、このページにてご紹介致しますので、今しばらくのご猶予を頂きたく。まずは御礼まで。
 
本日はご来場、誠にありがとうございました。
 
國頭 延行
 
秋葉原の町の様子です。手ぶれ申し訳ないです(^^;)

アジレント・テクノロジー様主催、ADF2012にて講演を行います。

 皆様、大変ご無沙汰しております。デバッグ・ラボ 國頭です。約2年半ぶりの更新となります。

 さて、表題にありますように、世界最大の電子計測機器メーカでありEDAツールベンダでもある、アジレント・テクノロジー様(現:キーサイト・テクノロジー様)主催のセミナー(2012年10月16日(火)、秋葉原コンベンションホール)にて、國頭が講演をさせて頂く事となりました。
 
 表題は、〜「どこまで使える?」プリント基板設計でのADS活用〜です。
 
 ADS(Advanced Design System)というのは、アジレント・テクノロジー様(現:キーサイト・テクノロジー様)が開発・販売されているEDAツールで、シグナルインテグリティ(SI)解析、パワーインテグリティ(PI)解析、そして3次元の電磁界解析が可能な大変強力なツールです。業界標準といっても過言ではありません。
 このADSを使って、>10Gbpsの信号に対して、ジッタやエンファシスなどを意図的に付加する装置(アルテック株式会社様開発・製造)に使われている、マイクロストリップラインとチップ抵抗を用いたパッシブ回路の解析をADSで行いました。
 ADSを駆使してモデリング及びシミュレーション(周波数ドメイン、タイムドメイン、電磁界分布)を行った結果と、実測波形とが非常に良い精度で一致しました。このプロセスをご紹介致します。
 以下のページより参加お申し込みができます。万障お繰り合わせの上、ご参加いただきますようお願い申し上げます。
アジレント・テクノロジー様、セミナー専用申し込みページ(App Navi)
上記ページは、既に閉鎖されております。

メンターグラフィックス様と面会

 前ページからの続きです。

 
 ATEサービス株式会社様のブースを後にして、メンターグラフィックスジャパン様のブースに向かいます。いやー、この不況期に結構な人手ですね。ちょっと驚きました。
 
 実は、昨年このEDSフェアに参加したおり、メンターグラフィックスジャパン様が、プリント基板向けに開発したPIソリューションツール、「Hyperlynx PI」を発表され、その発表の際に担当者の方と名刺交換をし、その時に、「パワーインテグリティのすべて」を翻訳中であることをお話しし、翻訳が出来たらまたお会いしましょう、というお話しになっておりました。
 
 正直、私のような中小零細の個人事業主と会っていただけるか不安でしたが、昨年名刺交換した方と事前にメールでアポイントを取ことができ、大変ありがたく思いました。
 
 さて、お約束の14時にメンターグラフィックス様のブースにお邪魔したのですが、上記の写真のような混雑で、担当者を捜すのが容易ではなく、結構ウロウロしてました。でも、やっと合うことができ、今回翻訳した「パワーインテグリティのすべて」をお渡しできました。
 本をお渡しした後、担当者の方とお話しをしたのですが、ちょっと意外な事実が分かりました。
1.日本でのお客様は、パワーインテグリティ(以下PI)ソリューションツールへの関心はそれなりにあるが、意図しない売れ方をしている。
 
2.PI解析はプリント基板設計前に行って、ある程度PIを確保を確保した上でプリント基板のアートワーク設計に入ると、想定していたが、多くのお客様が、「PIの不具合によるノイズは、シミュレータでは予見できるはずがない。だから、プリント基板設計が出来上がった後でないと解析不可能である」という見解をもっており、我々としては戸惑ってる。
 
 とのお話しでした。特に、「ノイズはシミュレータでは予見できない」という認識には、とてもびっくりさせられました。
 
 個人的には、EMI(不要輻射ノイズ)の問題は、SIやPIが確保されていないからこそ問題になると思っています。従って、SIやPIのソリューションを使って、電磁界解析を行えば、かなり高い確率で予見可能なはずです。
 
 純粋に「ノイズ」と言われるのは、いわゆる「熱雑音によるランダムノイズ」のみで、他は何か理由があって「信号源」が発生し、そこから出る電波を「不要輻射ノイズ」と呼んでいるに過ぎません。この不要な「信号源」を予め予見できるらな、これに越したことはありません。
 これは、ジッタにも言えることで、ジッタの中で、原因があって発生するジッタを「デタミニスティック・ジッタ(Deterministic Jitter)と呼びます。これは何らかの原因があって発生するジッタで、この発生原因を取り除けば、トータルなジッタは減り、熱雑音によるランダムジッタに限りなく近づいて行きます。
 
 プリント基板設計が済んで、部品実装まで終わった段階でPI解析をしても、不要輻射ノイズ「信号源」が特定できるだけで、手の打ちようがないと思います。もし作成された基板が多数の層構成を持っていたならば、手を打つといよりも新規設計とほとんど変わらないことになり、一回目の試作の意味がありません。
 このことによって、製品の投入時期にもズレが生じ、下手をすると大変な損失を生む可能性を秘めています。
 
 この話を聞いて、デバッグ・ラボとして何ができるか考えてみたのですが、EDAベンダーさんは、おそらく計測機器をお持ちでないであろうから、デバッグ・ラボが使える測定器を使って、PIソリューションツールと同じ結果が実測でも得られるよ、というのを証明するのが良いのかな、と思い始めました。
 
 PDNの各種パラメータの測定法は、ざっくりですが「パワーインテグリティのすべて」に記載があります。この方法を使って、EDAベンダーさんが設計したプリント基板のPDNパラメータと、そのデータを元にデバッグ・ラボがその基板を作成し、PDNパラメータを測定した上で、EMIも問題がないことを証明する、というのが良さそうです。
 
 暫く時間がかかるかもしれませんが(2月中旬から4月始めまでちょっと別のことで急がしいので・・・)、こういった具体例があると、お客様もハッピーになれるし、EDAベンダーさんもハッピー、そして私もハッピーになれます。すこし考えてみましょう。
 
 あと、メンターグラフィックス様のブースで気になったのは、PCBソリューションツールである、「PADS Suite」。

PADS_Suite.jpg
 現在、PCB設計は外注さんに頼んでいますが、もしかしたらこの手のツールが必要になるかなぁ、とも思ってます。取りあえず「PADS Suite LS」だけ購入して、基板設計を行い、お金が儲かったら、ESまで上げればSI解析も可能だし、Hyperlynx PIとの連携も可能ですね。
 
 一応「低価格」を謳ってますが、どこまで低価格なのか、ちょっと分からなくてびくびくしてます(^^;)
 
次ページに続きます。

EDSfairに参加

 最新情報でもお知らせしましたが、1月28日(金曜日)に、パシフィコ横浜で開催された「EDSフェア」に参加してきました。

 
EDSfair_2010.jpg
 最近展示会はあまり行かなくなったのですが、この展示会は、シグナルインテグリティ関連のツール類が多く展示されており、私のメインの仕事である、ハードウエアデバッグに役に立つ情報が満載されている展示会だと思います。
 
 今回の目的は、
1.現状EDAベンダーさんのツールがどの程度まできているのか?特に私のような、ボードレベル設計者、あるいはハードウエアデバッグに役に立つツールがあるかどうかの調査
 
2.昨年、数社からパワーインテグリティ関連のソリューションツールが発表されていた。一年経った今、これらのツールの状況と、この1月20日に発売された、私が翻訳に関わった本、「パワーインテグリティのすべて」と絡めて何かEDAベンダーさんと何らかの「アライアンス」によって、Win-Winの関係が築けないかを探る
 
 が主目的でした。
 
 まずは、1.から。入場登録を済ませ、まずは会場をぶらぶら。取りあえずパワーインテグリティソリューションを出していそうなベンダーを探します。ふと見ると、「Sigrity(シグリティ)」なる会社名を発見。これはどうみても、「シグナルインテグリティ」用のソリューションを提供してるでしょう、と思ってブースに近づくと、まさにPIのソリューションをデモ中。
 
 ソリューションの名前は「OptimizePI」。PCB設計データを読み込んで、PDNの特性を計算し、さらにLSI等のアクティブ部品を搭載した場合のPDN特性を計算し、そのデータを元に、デカップリングコンデンサの最適値と最適位置を求めるというもの。
 
 まさに、これですよ。欲しかったのは。
 
 ひとしきり説明員の方とお話しして、私が翻訳した「パワーインテグリティの全て」を取り出すと、説明員の顔色が変わりまして、表紙に書かれている私の名前と、EDSフェア用のバッチの名前を見比べて「え〜〜〜」と叫んでいただきました(^^;)
 
 この「Sigrity」製品を取り扱っている「ATEサービス株式会社」の説明員の方だったのですが、すでにこの「パワーインテグリティのすべて」をご購入いただいたとか。ありがたいお話しです。
 
 色々と業界話に花が咲き楽しい時間を過ごすことができました。特にアライアンスの話は出ませんでしたが、ATEサービス株式会社様は武蔵溝ノ口にあるとのことで、何かあればご訪問して何らかのアクションがとれるかな、と思います。
 
次ページに続きます。

EDSフェアとアメリカのDesignCon2010に参加しました。

 1月27日と28日の二日間、パシフィコ横浜で開催された「EDSフェア」と、2月1日から4日まで、アメリカサンタクララで開催された、「DesignCon2010」に参加してきました。

 
 EDSフェアは、昨年初めて参加したのですが、パワーインテグリティやシグナルインテグリティ関連のツールが揃っており、特に「パワーインテグリティ」関連のツールがちょこちょこ出てきていて、当時「パワーインテグリティのすべて」の翻訳を始めたこともあり、興味をもって参加できました。
 今年は、昨年パワーインテグリティ関連のツールを取り扱っているベンダーさんと名刺交換したのですが、それらベンダーの方々に、「パワーインテグリティのすべて」が出版されたことを告知し、何らかの形で仕事上のアライアンスができないか、その可能性を探る為に各ベンダーさんの訪問を行ってきました。
 また、今回発行された、「パワーインテグリティのすべて」が、果たして受け入れられるのかどうか、の調査もあります。
 結果的に、結構良い成果が得られたと思います。
 
 詳しくは、「EDSフェアに参加」のページをご覧下さい。
 
 
 DesignCon2010への参加は、今お仕事のお手伝いをしている、「アルテック株式会社」様が、DesignCon2010にて、自社製品(私も開発のお手伝いをしました)を展示するので、参加した上でブースでの説明員・通訳・他のブースでの情報収集を行って欲しいという、社長様からの強い要望があり、アルテック株式会社様から全額渡航費用を出していただだけるという、まあ太っ腹な待遇で参加させていただきました。
 
 結果、自社製品の展示も多くの引き合いが合ったのですが、それ以上に大きな成果(残念ながらここには書けないのですが・・・)があり、とても充実した4日間でした。