ビアのあるマイクロストリップラインの特性解析 Part 1
アジレントテクノロジー様のご厚意により、パーソナル電磁界シミュレータ、Genesysを使わせていただいています。 前々から気になっていた、ビアのあるマイクロストリップラインの特性解析を、Genesysを使って行ってみました。
特に、前回のデバッグの時に苦労した経験から、電磁界シミュレータで確認してみたかったのです。Sパラメータがリーズナブルな値となる条件を割り出せれば、その条件で実際のマイクロストリップラインを作成し、特性を測定してシミュレータの結果とどの程度あうか確認してみたいと思います。
今回はその一回目で、取り上げるのは、層板の第1層から第4層へビア経由でつながっているマイクロストリップラインです。
層構成は以下の通り。
第1層：銅箔（t=40um）
誘電体：FR-4（Er=4.5、t=220um、tanδ= .0004）
第2層：銅箔（t=35um）
誘電体：FR-4（Er=4.5、t=930um、tanδ= .0004）
第3層：銅箔（t=35um）
誘電体：FR-4（Er=4.5、t=220um、tanδ= .0004）
第4層：銅箔（t=40um）
誘電体：FR-4（Er=4.5、t=220um、tanδ= .0004）
第2層：銅箔（t=35um）
誘電体：FR-4（Er=4.5、t=930um、tanδ= .0004）
第3層：銅箔（t=35um）
誘電体：FR-4（Er=4.5、t=220um、tanδ= .0004）
第4層：銅箔（t=40um）
マイクロストリップラインの全長は40mmとし、中間の20mmにビアを打って、マイクロストリップラインが、第1層から第4層へと層が変化します。
シミュレーション用の図面（Layout）を以下の図１に示します。
図１ 解析するマイクロストリップラインの外観図
さらに、ビアの部分を拡大したものが図２です。
図２ 図１のVIA部分の拡大図
シミュレーション時間を短縮するため、第1層の下には誘電体とベタグランドの第2層しかなく、その下には、第3層、第4層はありません。同様に、第4層とベタグランドの第3層の上には第2層、第1層はありません。立体的に見ると図3のようになっています。
図3 ビア部分の立体図（アジレントテクノロジー様ご提供）
さて、このレイアウトで0GHzから5GHzまでSパラメータ（S11、S21）を計算してみました。その結果が図4です。
図4 図1の形状でシミュレーションした結果
特に考慮をしているわけではないので、2.5GHz付近に急峻な共振点があります。この特性のまま高速の立ち上がりを持つステップ信号を通すと、立ち上がり部に約2.5GHzの周期を持ったリンギングが発生します。これを無くすことが最終目標です。
で、検討を重ねた結果、最も良かった形状のSパラメータが図5です。
Part 2以降は、この図5の特性になるようにどのような事をしたか、を順次紹介します。
Part2はこちらをクリックしてください。
